параллельный ЦАП: декодер/дешифратор в старших разрядах

[vve33]

пришёл на ремонт древний КД-плэйер... заинтересовал ЦАП, чуть копнул про РСМ53, и обнаружил в нём неизвестный (чёрный) ящик - на входе 3 бита, на выходе 7 линий.
Т.е. эти старшие разряды не идут на R2R-матрицу.
Как называется этот декодер?

 

[Methafuzz]

Там в тексте все расписано подробно.

https://vasiltech.narod.ru/files/PCM53.pdf

Этот декодер последовательно подключает источники тока на транзисторах Q4 Q2 Q7 Q5 Q1 Q6 Q3 - так что результирующий ток Idacu последовательно нарастает от 0 до 1.75 мА.

Ну а сам декодер скорее всего на логических элементах, потому его и нарисовали просто боксом, не стали заморачиваться.

 

[vve33]

Там в тексте все расписано подробно.

не смог найти там ответ на свой вопрос :

Как называется этот декодер?

ну или хотя бы таблицу истинности для этого декодера

 

[Methafuzz]

@vve33, таблица же элементарная, в зависимости от кода включаются последовательно разряды в указанной в даташите последовательности. Ну вот я сам могу нарисовать (старшие разряды слева)

000--0000000
001--0001000
010--0001010
011--1001010
100--1011010
101--1011011
110--1111011
111--1111111

Как он называется, да скорее всего никак, он рассчитан только под эту конкретную задачу

 

[vve33]

Там в тексте все расписано подробно.

на стр.9 после фразы

ток Idacu последовательно нарастает от 0 до 1.75 мА.

идёт финальное обоснование

This scheme ensures monotonicity, reduces initial matching and tracking requirements, and cuts the tracking errors that occur with temperature and time

как бы Вы эту фразу перевели на доступный для понимания язык?